锁相环型号(锁相环使用)

锁相环分类

能有几个PLL（锁相环）这个在你建立工程的时候就能看得到啊，如果你用的是Altera系列的FPGA，在QuartusII中用NewProjectWizard建立的话，第三步（Page3of5）即Family&DeviceSettings的Availabledevices栏目里每款器件都有"PLL"栏目，下面写着数字几就是最多有几个锁相环啊。如果是已经建立好的工程，可以点击菜单栏下拉的”Assignments->Devices...“，也可以看得到啊。

从FPGA芯片型号也可以大致知道它最多锁相环数目的范围，以Altera公司的最常见的Cyclone系列为例，EP1C3T最多有1个PLL，EP1C4F~EP1C20F最多有2个PLL；CycloneII系列中EP2C5A~EP2C8T最多有2个PLL，EP2C15A~EP2C70F最多PLL为4个；CycloneIII系列中EP3C5E~EP3C10U最多有2个PLL，EP3C16E~EP3C120F最多有4个PLL。

不行就去官网看产品目录，下面网址是Altera公司的productcatalog：

http://www.altera.com.cn/literature/sg/product-catalog.pdf

Xilinx公司的FPGA我不太了解，不敢乱说，但我估计在开发工具里或者官网上也很容易查询得到的呀~

补充：

Altera的命名规则与PLL数目并无直接关联。但目前可以说cycloneII和cycloneIII、cycloneIVEFPGA系列中最多有4个PLL的芯片，而cycloneIVGXFPGA系列中就有最多有8个PLL的芯片（其中4个是通用PLL，即GPLL，位于管芯的每个角上；另4个是多用途PLL，即MPLL，可以供收发器使用，也可以由FPGA架构使用）。

cycloneIVGXFPGA系列简介：

http://www.altera.com.cn/products/devices/cyclone-iv/overview/cyiv-overview.html

其他型号的信息你也可以点击上面网页中左侧菜单链接~

附：http://www.altera.com/support/kdb/solutions/rd07152010_131.html

HowcanIselectwhichtypeofPLLwillbeusedinaCycloneIVGXdesign?

Altera的命名规则如下：

工艺+版本+型号+LE数量+封装+器件速度。

举例：

EP2C20F484C6

EP工艺

2Ccyclone2（S代表stratix。A代表arria)

202wLE数量

F484FBGA484pin封装

C6八速数字越小速度越快。

锁相环pi

高性能半导体企业领导者美国e2v公司与射频SOI（绝缘体上的硅）/先进射频解决方案先驱美国Peregrine半导体公司共同推出一款可用于商用空间的超低相位噪声FRAC-N锁相环，产品型号为PE97640。

图为PE97640型号锁相环

为了能在恶劣的空间环境中工作十年以上，PE97640的独特设计使之可承受高强度的自然辐射并对能造成严重空间损害的单粒子闩锁（SEL）效应免疫。该锁相环可在2.7V，75mA的条件下实现超低功耗工作，这使得射频工程师能够更好的分配资源。

e2v公司的生产线经理BruceHolcombe说，“我们的客户对基于UltraCMOS技术的航天产品的高可靠性予以充分的信任，新的锁相环拥有更高的信号精度和更高的频率稳定性。

PE97640包含一个FRAC-N频率合成器，该合成器可由单一的输入参考频率生成多个频率并输出。分频的输出可使参考信号及相位检测能在一个较低的频率下进行，同时处理频率以及相位锁定。PE97640具有超低的相位噪声，这为射频工程师实现高信号精度及高频率稳定性提供了可能。

该锁相环包含的5/6预分频器和10/11预分频器的重要性能指标如下：

锁相环优缺点

锁相环(phaselockedloop)，顾名思义，就是锁定相位的环路。学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLLIC（锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLLIC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLLIC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

锁相环用途

锁相环（PLL）是一种电子反馈控制系统，用于稳定地调整频率或相位。它的工作原理是通过比较输入信号与本地参考信号的相位差，然后将错误信号放大并提供给振荡器，使其产生一个与输入信号相位差相对应的输出信号。

这个输出信号经过滤波和放大后成为本地参考信号，用于与输入信号进行比较。

通过不断调整振荡器的频率和相位，PLL能够将输入信号与本地参考信号的相位差控制在很小的范围内，实现频率或相位的稳定控制。

锁相环种类

锁相环 (phase locked loop)，顾名思义，就是锁定相位的环路。学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。

是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。

能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

锁相环sdm

比较常用的是CC4046，这个型号的很便宜，而且很实用

锁相环缺点

CD4046。截止到2022年11月22日，锁相环芯片只有一个类型的才可以进行倍频，其型号就是CD4046，是由CMOS电路构成的多功能单片集成锁相环。基频以外的其他振动能级跃迁产生的红外吸收频率统称为倍频。

锁相环的参数

集成锁相环路解码器LM567是美国国家半导体公司生产的56系列集成锁相环路中的一种，其同类产品还有美国Signetics公司的SE567/INE567等。LM567是一个高稳定性的低频集成锁相环路解码器，由于其良好的噪声抑制能力和中心频率稳定性而被广泛应用于各种通讯设备中的解码以及AM、FM信号的解调电路中。

实际上就是个能选频的电路，你可以理解为一个很好的带通滤波器，只有与你设定频率相似的信号才能被检测到，并以集电极开路的形式输出一个脉冲。

与它相同的器件Multisim里好像没有。

NPN可以下载手册查找参数。hfe什么的会有比较大的不同。

锁相环配置

换仿真软件，例如proteus里面就有74hc4046这种常用的锁相环